Acceleratoarele de pe piața AI și HPC utilizează în prezent cipuri de memorie HBM3 sau HBM3E, care sunt extrem de performante, însă sarcinile AI sunt similare cu monedele digitale, ajungând la complexități foarte mari și greu de depășit în timp cu aceeași hardware. Dezvoltarea lor implică și dezvoltarea hardware în paralel. Următorul pas va fi mult așteptatul HBM4, care va aduce îmbunătățiri în mai multe domenii.
Arhitectura de bază va rămâne neschimbată, adică cipurile de memorie HBM pot avea o arhitectură 3D suprapuse, dar magistrala se va dubla de la 1024 la 2048 de biți, și va fi însoțită de rate de transfer de date de până la 8 Gbps, permițând lățimi de bandă de memorie de până la 2 TB/s. Una dintre cele mai mari inovații constă în faptul că sunt prezente 32 canale de memorie independente per sandwich de memorie pe 2 subcanale.
Canalul de date mai largă ajută la creșterea flexibilității accesului la memorie, și la obținerea unui grad mai ridicat de paralelism în operațiuni, ceea ce crește performanța. O schimbare arhitecturală deosebit de importantă este faptul că HBM4 separă magistralele de instrucțiuni și de date, ceea ce contribuie la reducerea latenței prin eliminarea interferenței și a accesului direct. HBM4 utilizează un nou cuplaj fizic, care contribuie la creșterea integrității semnalului crescând viteza și eficiența transferului.
În ceea ce privește eficiența energetică, standardul JESD270-4 oferă o gamă de tensiune specifică producătorului, ceea ce înseamnă că VDDQ de 0,7 V, 0,75 V, 0,8 V sau 0,9 V, iar opțiunile VDDC includ 1,0 V și 1,05 V. Posibilitatea de combinare a acestor parametrii poate reduce consumul de energie și crește eficiența energetică, în consecință - implementarea poate fi adaptată la nevoile sistemului specific. Un plus foarte important este faptul că standardul cipurilor de memorie HBM4 va fi disponibil pentru utilizarea cu controlere de memorie cu suport HBM3, adică este asigurată compatibilitatea retroactivă, permițând unui anumit controler de memorie să utilizeze cipuri chiar și amestecate. Compatibilitatea retroactivă contribuie și ea la răspândirea standardului HBM4 și oferă flexibilitate în proiectare.
Aceste sandwich-uri pot fi produse într-o varietate de configurații, de la 4 la 16 cipuri de memorie, cu o capacitate de 24 Gb sau 32 Gb. Prin urmare, produsul final cu 16 cipuri HBM4 poate oferi o capacitate de memorie de până la 64 GB, ceea ce contribuie la creșterea densității, și la rândul său, ajută piața AI și HPC să execute procesele de lucru mai eficient și cu performanțe mai bune.
O nouă caracteristică importantă este introducerea Directed Refresh Management, sau DRFM, care oferă o protecție sporită împotriva efectelor Rowhammer, sporind astfel fiabilitatea, disponibilitatea și ușurința de întreținere.
Standardul HBM4 a fost dezvoltat prin colaborarea a Samsung, Micron și SK Hynix, rezultând un standard acceptat global. Acceleratoarele bazate pe HBM4 sunt planificate să fie disponibile în curând, iar Samsung intenționează să înceapă producția în masă din acest an.
