Intel ar putea răspunde în sfârșit la soluția X3D al AMD cu o tehnologie similară, care pare a fi parte a procesoarelor Nova Lake-S, cel puțin asta sugerează cea mai recentă scurgere de informații. Deși informația provine de la o sursă foarte respectabilă, Jaykihn de pe X, trebuie tratată cu prudență, cel puțin până când nu se anunță oficial.

Se poate doar specula că procesoarele Intel Nova Lake-S menite să apară cândva spre sfârșitul anului 2026, ar putea include variante cu 144 MB cache bLLC, destinat pentru a ridica IPC-ul în mod major. O soluție similară este deja utilizată în cazul procesoarelor pentru servere Clearwater Fortest, care au un interpozant pasiv sub chipset-uri, iar memoria cache se află deasupra.

Nova Lake-S, bLLC-ul masiv se va afla pe Compute Tile, îmediat lângă nuclee, dar nu este încă clar cum anume va fi implementat din punct de vedere tehnic. Procesorul cel mai puternic Nova Lake-S, va avea un total de 52 nuclee de procesare pe două Comute Tile, pe lângă un SoC Tile. Fiecare Compute Tile va conține 8 nuclee P-Core bazate pe Coyote Cove și 16 E-Core Arctic Wolf. Cele patru nuclee rămase vor fi în SoC Tile, sub forma a 4 LP E-Core bazate tot pe Arctic Wolf, deci un total de 16 P-Core, 32 E-Core și 4 LP E-Core.

Marea întrebare este cum vor fi implementați cei 144 MB cache. Ar putea fi un singur bLLC mare la care să aibă acces întreaga matrice de nuclee de procesare, sau ar putea fi împărțit în două cipuri de 72 MB, fiecare Compute Tile primind propriul bLLC "dedicat". Ceea ce este însă destul de sigur, este că aceste soluții vor fi prezente for pe variantele K, KF, și eventual KS.

Sosirea noilor procesoare va trebui să mai aștepte puțin, odată trebuie lansat Arrow Lake Refresh.