Joint Electron Device Engineering Council (JEDEC) a anunțat cea mai recentă versiune a standardului de memorie LPDDR, denumită LPDDR6, care aduce îmbunătățiri mai multe domenii față LPDDR5. Acestea vor fi utilizate în principal la bordul dispozitivelor mobile și al PC-urilor portabile, precum și în toate celelalte aplicații în care consumul este foarte important.
LPDDR6 va aduce progrese semnificative în ambele domenii, îmbunătățind chiar și securitatea. Noul standard de memorie este necesar pentru a asigura că noile dispozitive au necesarul de lățime de bandă la dispoziție, mai ales în era AI.
Noile specificații includ frecvențe mai ridicate și controller mai competent, pe mai mulți biți. Cipurile de memorie LPDDR6 pot utiliza două subcanale per cip, ceea ce înseamnă că va oferi acces pe 12 biți simultan, pentru a forma un canal de date pe 24 biți. Fiecare subcanal poate transporta 4 semnale CA (comandă/adresă), ceea ce îmbunătățește viteza de acces la date și reduce numărul de puncte de contact de pe placă. De asemenea, este posibilă și accesarea flexibilă a datelor, adică comutarea din mers între modurile 32B și 64B.
Desigur, consumul a primit o importanță majoră. Utilizează tehnologia DVFSL (Dynamic Voltage Frequency Scaling for Low Power), care ajută la optimizare, de exemplu în timpul execuției cu sarcină redusă și ceas scăzut, prin reducerea tensiunii de alimentare. Cipurile de memorie LPDDR6 necesită o alimentare dublă în intervalul de tensiune VDD2, tocmai datorită acestei caracteristici de eficiență energetică. Modul Dynamic Effiiciency permite sistemului să utilizeze un singur subcanal de memorie în loc de două, atunci când sarcina este scăzută și nu este necesar să funcționeze la maxim, reducând și mai mult consumul de energie. Rata efectivă a datelor este planificată să crească între 10667 și 14400 MT/s, rezultând o lățime de bandă efectivă între 28,5 GB/s și 38,4 GB/s.
Securitatea este sporită de funcția PRAC (Per Row Activation Counting) pentru a asigura integritatea datelor, iar modul Carve-out Meta crește fiabilitatea permițând alocarea unor zone de memorie specifice pentru sarcini critice. De asemenea, este disponibil suportul ECC și o schemă programabilă de protecție a legăturilor. Cipurile pot efectua și teste proprii, MBIST (Memory Built-In Self-test), care ajută la detectarea erorilor și crește și mai mult eficiența sistemului.
Noul standard de memorie este de interes pentru producătorii de memorii, proiectanții de cipuri și dezvoltatorii de software, precum și pentru diverși actori de pe piață. Pe baza practicilor anterioare, intervalul de timp dintre anunțarea unui nou standard și lansarea cipurilor de memorie bazate pe acesta este de aproximativ un an, iar în acest caz este probabil să se întâmple un scenariu similar. Între timp, standardul de memorie DDR6 este încă în curs de dezvoltare, iar primele module DDR6 ar putea fi gata de lansare anul viitor.
