Cercetătorii de la Institutul de Informatică al Academiei Chineze de Științe au anunțat o evoluție destul de interesantă: au creat un procesor multi-chiplet cu 256 de nuclee, care ar putea fi folosit ulterior pentru a crea un cip de dimensiunea unei plachete de siliciu cu până la 1600 de nuclee. În mod similar, Cerebras din SUA a creat o monstruozitate de chip în 2021 cu 850 000 de nuclee de procesare și 2,6 trilioane de tranzistori, folosind technologia de 7 nm și un consum de energie de 15 kW.
Dezvoltarea chineză nu este la fel de impresionantă, deoarece în prezent este "doar" o soluție multi-chiplet cu 256 de nuclee de procesor, dar în viitor ar putea fi posibil să se creeze un cip de dimensiunea unei plachete de siliciu. Cipul actual se numește Zhejiang Big Chip, iar cele 256 de nuclee de procesare sunt furnizate de un total de 16 chipset-uri, fiecare dintre acestea putând găzdui 16 procesoare bazate pe RISC-V. Fiecare chip poate comunica cu chipurile vecine prin intermediul unei interconectări 2,5D, iar designul propriu-zis urmează arhitectura tradițională a multiprocesoarelor simetrice, în care chipurile sunt conectate printr-o rețea, astfel încât să poată împărți memoria disponibilă. Potrivit cercetătorilor, designul bazat pe ciplete este foarte scalabil și ar putea duce la procesoare cu până la 100 de chipuri cu 1600 nuclee într-un viitor nu foarte îndepărtat.
Chipseturile nu sunt realizate cu ajutorul celei mai avansate tehnologii de fabricație, deoarece sunt fabricate cu 22 nm, probabil de SMIC (Semiconductor Manufacturing International Corporation). Chipul cu 1600 de nuclee va permite îmbunătățiri semnificative ale consumului de energie și ale performanțelor în viitor, datorită latenței reduse care rezultă din acest design. Acestea ar putea fi utilizate în segmentele centrelor de date și ale clusterelor de supercomputere, unde ar putea fi obținute performanțe ExaFLOP/s.
Noul Zhejiang Big Chip, cu arhitectura sa bazată pe chiplete, este descris ca având o ierarhie de memorie pe trei niveluri, constând în memoria cache atașată nucleelor, memoria on-chiplet și memoria off-chiplet. Fiecare nivel de memorie poate funcționa la niveluri diferite de consum, lățime de bandă și latență, iar costul variază foarte mult. Prin proiectare, mai multe nuclee împart o memorie cache și sunt interconectate într-un sistem de comutație încrucișată. Aceste grupuri pot comunica între ele prin intermediul rețelei, în timp ce rețeaua inter-chiplet permite accesul la memoria off-chip. Funcționarea și arhitectura sistemului au trebuit să fie proiectate pentru a maximiza potențialul proiectului de mai sus, pentru ca sistemul să funcționeze eficient. Echilibrarea încărcării este un aspect critic, la fel ca și utilizarea eficientă a lățimii de bandă de memorie disponibile. Atunci când totul funcționează în mod optim, chipset-urile individuale pot lucra împreună în mod eficient, utilizând în același timp spațiul de memorie partajat.
Noul procesor ar putea beneficia de tehnologia de memorie 3D și de o serie de alte progrese moderne, dar cercetătorii nu au specificat cum anume se vor integra acestea în designul actual.
